Intel, Samsung et Toshiba se sont récemment associés pour développer de nouvelles méthodes permettant de réduire la taille des technologies de puces.

Les trois géants de l'informatique ont pour objectif d'essayer de réduire de moitié la largeur des lignes de semi-conducteurs à 10 nanomètres d'ici 2016, selon le japonais Nikkei journal.

Samsung et Toshiba sont les deux principaux fabricants mondiaux de mémoires de type NAND, tandis qu'Intel est le plus grand fabricant de puces au monde..

Création du consortium de puces

Le consortium devrait s’étendre à une dizaine d’entreprises travaillant toutes dans le développement et la fabrication de matériaux semi-conducteurs..

Intel travaille actuellement sur un procédé NAND de 32 nanomètres (nm - un millionième de millimètre) et souhaite essayer de le réduire à 22 nm d'ici deux ans..

S'exprimant à l'IDF de cette année, le directeur général d'Intel, William Holt, a déclaré que la fabrication de puces devenait de plus en plus compliquée à mesure que le processus de fabrication devenait plus petit, d'où la nécessité de cette dernière coopération dans le secteur..

Le ministère japonais de l'Économie, du Commerce et de l'Industrie consacrerait 61,21 millions de dollars sur les 123 millions versés au fonds initial de recherche et développement.

Toshiba et Samsung espèrent créer une mémoire flash NAND de 10 nanomètres et d'autres puces.

Via Reuters